Job Description
채용제목 SoC 설계 연구원[경력] (지원마감) 회사소개 Fabless 반도체 중견기업 업무내용/자격요건 [담당직무] SoC 설계
[자격요건]
1. 대졸 (혹은 석사졸) 개발 경력 최소 2년 이상
2. Microprocessor, BUS, Peripheral 등으로 이루어진
Digital System의 architecture를 Design 할 수 있는 능력 보유
3. Low power 설계에 대한 Knowhow 보유
4. Microprocessor 에 대한 깊은 지식 보유
[우대사항] 하기 Tool 사용자
1. Coding: Verilog, VHDL
2. Simulator: Ncsim, Verilog-XL, Model Sim
3. Synthesis: Design / HDL / Power / DFT Compiler
4. DFT & Lint : Tetra-max, Spy-Glass, Tessent
5. Formal : Formality / Conformal
6. STA : Prime-Time/Time Craft
7. FPGA : Synplicity / Xilinx & Altera 용 FPGA Compiler
8. Others: Verdi, System Verilog, System C, Power theater
[전형절차] 서류전형/1차 실무면접/2차 최종면접
[제출서류] 국문이력서 기타사항 학력 : 학력무관, 나이:무관, 성별 : 무관, 외국어 : 무관 직급 : 대리-차장 근무지 : 구로구.구로동
[자격요건]
1. 대졸 (혹은 석사졸) 개발 경력 최소 2년 이상
2. Microprocessor, BUS, Peripheral 등으로 이루어진
Digital System의 architecture를 Design 할 수 있는 능력 보유
3. Low power 설계에 대한 Knowhow 보유
4. Microprocessor 에 대한 깊은 지식 보유
[우대사항] 하기 Tool 사용자
1. Coding: Verilog, VHDL
2. Simulator: Ncsim, Verilog-XL, Model Sim
3. Synthesis: Design / HDL / Power / DFT Compiler
4. DFT & Lint : Tetra-max, Spy-Glass, Tessent
5. Formal : Formality / Conformal
6. STA : Prime-Time/Time Craft
7. FPGA : Synplicity / Xilinx & Altera 용 FPGA Compiler
8. Others: Verdi, System Verilog, System C, Power theater
[전형절차] 서류전형/1차 실무면접/2차 최종면접
[제출서류] 국문이력서 기타사항