SoC 설계 연구원[신입]

채용제목 SoC 설계 연구원[신입] (지원마감) 회사소개 Fabless 반도체 중견기업 업무내용/자격요건 [담당직무]
- ASIC 설계 및 설계 검증
- ME/MC/Image Compression

[자격요건]
- 업무분야 석사/박사(졸업/예정자)
- 병역미필자

[우대조건]
1.Display 관련 IC 설계 유 경험자
2. 하기 사용가능 Tool :
- Coding : Verilog, VHDL
- Simulator : Ncsim, Verilog-XL, Model Sim
- Synthesis : Design, HDL, DFR Complier
- DFT & Lint : Tetra-max, Spy-Glass
- Formal : Formality, Conformal
- STA : Prime-time, Time Craft
- FPGA : Synplicity, Xilinx & Altera 용 FPGA Complier
- Others : Verdi, VC++

[전형절차] 서류전형/1차 실무면접/2차 최종면접

[제출서류] 국문이력서 기타사항

학력 : 학력무관, 나이:무관, 성별 : 무관, 외국어 : 무관

직급 : 사원

근무지 : 구로구.구로동